IT之家 5 月 8 日讯息，科技媒体 Wccftech 昨日（5 月 7 日）发布博文，报说念称为冲破 10nm 以下制程微缩瓶颈，与 SK 海力士两大巨头正研发下一代 DRAM 制造工艺，争夺行业主导权。

IT之家征引博文先容，不同于处罚器，DRAM 内存芯片必须依靠电容器存储数据。跟着制程节点不休消弱（如 10nm 以下的 1c 节点），电容器的尺寸难以不竭缩减，晶体管间距消弱也增多了短路风险。

为了让密度进一步擢升，博亚体育app中国官网入口行业正转向 3D DRAM，将传统 2D 平面陈列的 DRAM 单位改为垂直或立体堆叠架构的内存时期。其旨趣肖似 3D NAND 闪存，通过改革晶体管陈列概念（如水平遗弃）或垂直堆叠，亚搏体育在消弱制程时保执电容器容量。

不外在时期结束方面，三星和 SK 海力士已分化出不同发展阶梯。

三星方面缠绵实施 GAAFET 工艺。在处罚器制造中，GAAFET 通过栅极包裹沟说念来擢升电流适度力；但在 DRAM 中，三星必须将 GAAFET 晶体管与电容器整合在消失单位内。为此，三星探讨鉴戒 NAND 闪存的假想，把精良读写操作的适度电路置于存储阵列下方。

而 SK 海力士聘请了 4F2 架构。该决策将晶体管垂直堆叠，相似用栅极材料包裹晶体管，而摄取电容数据的组件则置于晶体管柱下方。这种结构与 GAAFET 有相似之处，但空间布局逻辑截然相悖。

该媒体指出两大巨头阶梯分化，中枢指标一致：最初结束时期量产，股东自家决策成为下一代 DRAM 的行业交替。谁能最初跑通工艺并擢升良率，谁就能在 AI 时间的内存阛阓占据主导。

TSMC 2nm 芯片清楚图